针对MDAC中采样电容失配会降低ADC输出非线性性能的问题,提出了一种流水线ADC的前台数字校准技术。该前台数字校准技术利用ADC输出积分非线性的相对偏差提取误差,利用简单的多路选择运算单元进行误差补偿。在此基础上,采用Verilog HDL实现了RTL级描述并成功流片。仿真和测试结果表明,该校准算法能够提升ADC输出性能。

设计了一种应用于脉冲式激光雷达系统中基于模拟存储原理的模数转换器(ADC)芯片。介绍了ADC在激光雷达中的功能原理, 设计搭建了高速时序控制电路和模拟存储阵列, 并配合设计了低速流水线ADC内核电路和附属的PLL模块。仿真结果表明, 该模拟存储ADC电路在激光雷达的具体应用中, 可用25 MHz的低速ADC达到1.6 GHz ADC的等效功能。

对一种流水线型模数转换器(ADC)的时序电路进行了改进研究。改进时序延长了余量增益单元MDAC部分加减保持相位的时长, 可以在不增加功耗与面积的情况下, 将一种10位流水线型ADC在20 MS/s采样率下的有效位(ENOB)从93位提高到98位, 量化精度提高了5%; 将该ADC有效位不低于93位的最高采样率从21 MS/s提高到29 MS/s, 转换速度提高了35%。ADC的采样频率越高, 改进时序带来的效果越显著。该项技术特别适用于高速高精度流水线型ADC, 也为其他结构ADC的高速高精度设计提供思路。

在0.35 μm标准CMOS工艺下实现了一款采用低阈值技术的高速流水线模数转换器。该转换器包括采样保持电路、流水线ADC核、时钟电路和基准电路。相比于传统电路, 该模数转换器中采样保持电路的放大器采用了低阈值设计技术。其优势在于, 在特定工艺下, 通过低阈值器件补偿放大器可实现高增益带宽, 提高了模数转换器的速度。同时, 设计了一种全新的保护电路, 可有效保证电路的正常工作。采用一种独特的偏置电路设计技术, 不仅能够优化跨导放大器的增益和带宽, 还可以调节MOS器件工作状态。转换器采用4 bit+8×15 bit+3 bit的十级流水线架构, 实现了14位精度的模数转换功能。在5 V电源100 MHz时钟下, 仿真结果表明, SINAD为74.76 dB, SFDR为87.63 dBc, 面积为5 mm×5 mm。

通过分析流水线数字转换器(ADC)中参考电压缓冲器的工作过程，提出了相应的负载模型，并推导出缓冲器的指标，设计了一种能用于高速高精确度流水线ADC的参考电压缓冲器。该缓冲器采用了改进的开环结构，降低了设计复杂度、功耗和面积，同时采用增强型源跟随结构，提高了缓冲器驱动能力和稳定性。该参考电压缓冲器采用华力55 nm CMOS工艺进行电路和版图设计，版图面积为320 μm×260 μm。Spectre后仿真结果表明，参考电压缓冲器功耗为3 mA，建立时间为4.3 ns，成功应用于60 MS/s 12 bit流水线ADC。

针对高清视频信号处理对动态范围大,运算速度快的模数转换器(ADC)的要求, 提出了一种流水线宽带电流型运算放大器。该运算放大器的主放大器采用套筒式增益提高结构,辅助运算放大器用电流型放大器替代。采用电流共模反馈电路调节主运算放大器的支路电流以稳定输出共模电平;采用TSMC 0.18 μm CMOS工艺设计电路。实验结果显示：辅助运算放大器采用源极输入,减小了信号主通路上的寄生电容,提高了整个运算放大器的电路速度。运算放大器的增益为83.19 dB,相位裕度为61.6°,单位增益带宽为1.6 GHz,功耗为9.3 mW;在满幅度阶跃输入的情况下,输出建立时间小于1.83 ns。将该运算放大器用于高清视频信号的流水线ADC中,实现了170 MS/s,10 bit精度的模数转换。同传统的电压型运算放大器相比,该运算放大器响应速度更快,功耗更低,可满足处理视频信号的要求。