中国电子科技集团公司 第五十八研究所, 江苏 无锡 214035
针对MDAC中采样电容失配会降低ADC输出非线性性能的问题,提出了一种流水线ADC的前台数字校准技术。该前台数字校准技术利用ADC输出积分非线性的相对偏差提取误差,利用简单的多路选择运算单元进行误差补偿。在此基础上,采用Verilog HDL实现了RTL级描述并成功流片。仿真和测试结果表明,该校准算法能够提升ADC输出性能。
流水线ADC 采样电容失配 前台数字校准 pipelined ADC MDAC MDAC sampling capacitance mismatch foreground digital calibration
1 中国电子科技集团公司 第五十八研究所, 江苏 无锡 200235
2 华东师范大学 微电子电路与系统研究所, 上海 200241
设计了一种应用于中频数字化接收的基于连续/离散时间混合结构带通Σ- ADC。调制器采用六阶带通多比特量化结构, 环路滤波器由两个连续时间谐振器和一个离散时间谐振器组成。采用电容数字校准技术将LC连续时间谐振器和RC连续时间谐振器的谐振频率校准至ADC中心频率fclk/8。量化器采用3 bit Flash ADC实现。同时, 使用数据加权平均算法对反馈DAC单元之间的失配进行校准。整体中频数字化接收机基于018 μm SiGe BiCMOS工艺设计。后仿真结果表明, 在33 V电源电压下, 当采样时钟频率fclk为18 MHz且过采样率为45时, 该Σ- ADC消耗21 mW的功耗, 在200 kHz的带宽范围内获得89 dB的信噪比和95 dB的无杂散动态范围。
LC谐振器 连续时间谐振器 开关电容谐振器 多比特量化器 Σ- ADC Σ- ADC LC resonator continuous time resonator switched capacitor resonator multi-bit quantizer
1 江南大学 物联网工程学院, 江苏 无锡 214122
2 中国电子科技集团公司 第五十八研究所, 江苏 无锡 214035
针对当前10 Gb/s以上高速SerDes接口中的8B/10B编码需求, 在传统的多通道编码器上对其结构进行改进, 加入了极性快速产生模块, 降低了编码器内部通道的等待时间, 提升了并行编码的效率, 在提高了数据传输速率的同时, 降低了编码输出延时。电路的仿真结果表明: 编码器在四通道与八通道模式下, 数据传输速率分别达到了20.6 Gb/s与38.4 Gb/s, 编码输出延时均为1个时钟周期, 填补了国内低延时高速8B/10B编码器的空白。
多通道并行 低延时 串行/解串器 multi-channel parallelism 8B/10B 8B/10B low latency SerDes
