作者单位
摘要
南京理工大学 电子工程与光电技术学院,江苏南京210094
为了实现深宽比大于6∶1的硅通孔的形貌测量,提出了一种基于像差补偿的近红外显微干涉检测方法。该方法采用近红外宽带光作为光源,能够穿透硅通孔,检测系统中内置变形镜自适应像差补偿模块,主动补偿硅通孔引入的调制像差。在检测硅通孔三维形貌时,依据COMSOL Multiphysics有限元仿真软件得到的三维硅通孔高深宽比结构对探测光的调制像差规律,指导设置需变形镜补偿的像差种类和量值,用基于频域的评价函数指标阈值,判定硅通孔底部图像的聚焦状态,获得待测硅通孔清晰的底部图像,本质上提升探测光的重聚焦能力。在此基础上,使用垂直扫描干涉法得到待测硅通孔的深度与其三维形貌分布。实验测量了直径为10 μm、深度为65 μm、深宽比为6.5∶1和直径为10 μm、深度为103 μm、深宽比为10.3∶1的硅通孔深孔,并与高精度SEM的测量结果对比,深度测量的相对误差为1%。与白光显微干涉测量结果对比表明,本文所提出的方法可以获得清晰的高深宽比硅通孔的底部图像,有效增强底部的宽谱干涉信号和对比度,能够准确测量更高深宽比硅通孔的三维形貌。
无损测量 光学显微干涉 自适应像差补偿 COMSOL仿真 硅通孔形貌 nondestructive measurement optical microscopic interference adaptive aberration compensation COMSOL simulation through silicon via morphology 
光学 精密工程
2023, 31(3): 301
作者单位
摘要
中国科学院微电子研究所 集成电路先导工艺研发中心,北京 100029
全球网络流量急速增长,数据传输所需带宽和能源消耗也随之快速增加,传统电子信息互联架构已无法满足日益增长的带宽和节约能耗的需求。硅基光电子技术具有带宽高、能耗低并且可以利用成熟的互补金属氧化物半导体(CMOS)技术将光子集成电路和电子集成电路大规模集成在硅衬底上等优势,能满足下一代数据传输系统的迫切需求。2.5D/3D硅基光电子集成技术可以有效缩短光芯片和电芯片之间电学互连长度、减小芯片尺寸,从而减小寄生效应、提高集成密度和降低功耗。文章介绍了硅基光电子集成技术的不同方案和最新进展,并展望了硅基光电子芯片结合2.5D/3D集成技术在数据通信、激光雷达、生化传感以及光计算等领域的应用前景。
光通信 硅光 光电集成 2.5D/3D集成 硅通孔 转接板 optical communication silicon photonics electronic-photonic integration 2.5D/3D integration through-silicon-via interposer 
光通信研究
2023, 49(1): 1
罗小嘉 1,2,*杨丽君 1,2罗俊杰 1,2
作者单位
摘要
1 中国工程物理研究院 a.电子工程研究所
2 b.微系统与太赫兹研究中心, 四川成都 610200
由于需要外部电源的接入, 传统芯片上的环形结构的物质波波导无法形成完全封闭的环形结构, 其产生的环形磁阱存在天然缺陷, 阻碍了对冷原子的有效操控。利用硅通孔(TSV)技术能够在垂直于原子芯片表面方向接入导线, 有望降低接入导线对环形磁阱的影响。本文通过有限元方法对基于 TSV技术的环形原子物质波波导进行仿真研究, 对导线加载电流时的磁场进行仿真分析, 并系统研究了 TSV横截面形状、通孔深度、通孔间隙等因素对环形导线所产生磁阱的影响。最终结合仿真结果, 设计一种在加工工艺上切实可行的基于 TSV结构的环形波导原子芯片。
环形物质波波导 原子芯片 磁阱 硅通孔 ring matter wave guide atom chip magnetic trap Through-Silicon Via 
太赫兹科学与电子信息学报
2022, 20(5): 506
作者单位
摘要
1 西安电子科技大学 微电子学院, 西安 710071
2 西安理工大学 自动化与信息工程学院, 西安 710048
基于硅通孔(TSV)技术, 提出了应用于三维集成电路的三维螺旋电感。在实际应用中, TSV电感存在电场、温度场和力场之间的相互耦合, 最终会影响TSV电感的实际电学性能。考虑P型和N型两种硅衬底材料, 采用COMSOL仿真软件, 对TSV电感进行多物理场耦合研究。结果表明, 在P型硅衬底情况下, 多物理场耦合的影响更大, TSV电感的电感值和品质因数的变化率可达14.13%和5.91%。
硅通孔 多物理场 三维集成电路 through-silicon via multi-physical field COMSOL COMSOL three dimensional IC 
微电子学
2022, 52(1): 115
作者单位
摘要
1 中国电子科技集团公司 第二十四研究所, 重庆 400060
2 模拟集成电路国家重点实验室, 重庆 400060
3 重庆西南集成电路设计有限责任公司, 重庆 400060
硅转接板是3D IC中实现高密度集成的关键模块,获取其技术参数对微系统的设计至关重要。以实际研制的一种2.5D硅转接板为研究对象,对大马士革铜布线(Cu-RDL)、硅通孔(TSV)关键电参数的测试结构与测试方法进行了研究,并对TSV电参数测试结构的寄生电容进行了分析。研究结果表明,研制的2.5D硅转接板中10 μm×80 μm TSV的单孔电阻为26 mΩ,1.7 μm厚度的Cu-RDL的方块电阻为9.4 mΩ/□,测试结果与理论计算值相吻合。本研究工作为2.5D/3D集成工艺的研发和建模提供了基础技术支撑。
2.5D硅转接板 铜再布线 硅通孔 电阻测试 3D集成电路 2.5D silicon interposer cooper redistribution layer through silicon via resistor measurement 3D IC 
微电子学
2021, 51(2): 270
李明浩 1,2王俊强 1,2李孟委 1,2,3
作者单位
摘要
1 中北大学 仪器与电子学院, 太原 030051
2 中北大学 前沿交叉学科研究院, 太原 030051
3 中北大学 南通智能光机电研究院, 江苏 南通 226000
针对当前微机电系统(MEMS)发展对小型化封装的需求,设计了一种高可靠性、低成本、高深宽比的硅通孔(TSV)结构工艺流程。该工艺流程的核心是双面盲孔电镀,将TSV结构的金属填充分为正、反两次填充,最后获得了深度为155 μm、直径为41 μm的TSV结构。使用功率器件分析仪对TSV结构的电学性能进行了测试,使用X光检测机和扫描电子显微镜(SEM)分别观察了TSV结构内部的缺陷分布和填充情况。测试结果证明,TSV样品导电性能良好,电阻值约为1.79×10-3 Ω,孔内完全填充,没有空洞。该研究为实现MEMS的小型化封装提供了一种解决方法。
硅通孔 微机电系统封装 双面盲孔电镀 深反应离子刻蚀 through silicon via (TSV) micro-electromechanical system (MEMS) packaging double-sided blind via plating deep reactive ion etching (DRIE) 
微电子学
2021, 51(2): 265
作者单位
摘要
1 上海交通大学 1. 微米/纳米加工技术国家级重点实验室
2 2. 微纳电子学系, 上海 200240
针对MEMS器件背面引线的需求, 提出了一种基于玻璃通孔(TGV)加工方法的10.16cm(4inch)圆片衬底的制备工艺流程。首先深硅刻蚀导电硅片, 然后将硅片和玻璃片阳极键合, 随后将键合后的玻璃-硅圆片经高温加热, 使玻璃填充至硅片中, 再依次研磨抛光玻璃-硅圆片的正面玻璃和背面硅, 直至硅与嵌入玻璃在同一平面, 最后得到了厚度为258μm的4inch圆片衬底, 其轮廓算术平均偏差、轮廓最大高度、微观不平度十点高度的平均值分别为13, 71和49nm。此外, 测得圆片中硅导通柱电阻率为0.023Ω·cm。
阳极键合 表面粗糙度 硅导通柱 TGV TGV anode bonding surface roughness silicon via 
半导体光电
2021, 42(4): 521
王硕 1杨发顺 1,2,3马奎 1,2,3
作者单位
摘要
1 贵州大学大数据与信息工程学院, 贵阳 550025
2 贵州省微纳电子与软件技术重点实验室, 贵阳 550025
3 半导体功率器件可靠性教育部工程研究中心, 贵阳 550025
硅通孔(TSV)在三维集成系统中扮演着非常重要的角色。BOSCH刻蚀技术是当前主流的硅通孔刻蚀方法, 因为刻蚀和钝化交替进行, 这种干法刻蚀工艺不可避免地会在硅通孔的内部形成扇贝纹, 其尺度一般在几十纳米到几百纳米不等。扇贝纹会导致后续填充的各层材料以及它们之间的界面不平滑, 从而严重影响TSV的性能以及三维集成系统的可靠性。高温热氧化时, 较高氧气流量可确保硅通孔内部氧气浓度基本均匀, 扇贝纹凸起处的二氧化硅生长速率相对较快。交替循环进行高温热氧化和腐蚀二氧化硅, 可有效削减硅通孔内壁的扇贝纹。对深宽比为8∶1的硅通孔, 经过四次高温热氧化(每次氧化的工艺条件为: 1 150 ℃、湿氧氧化10 min)和四次腐蚀二氧化硅后, 内壁的扇贝纹起伏最大值从最初的400 nm降到了90 nm。实验结果表明该方法削减扇贝纹的效果十分明显。
扇贝纹 硅通孔 BOSCH刻蚀技术 高温热氧化 三维集成 scallop pattern through silicon via BOSCH etching technology high temperature thermal oxidation three-dimensional integration 
人工晶体学报
2021, 50(6): 1131
作者单位
摘要
1 中国科学院 电子学研究所,北京 100190
2 中国科学院大学,北京 100190
为探索三维现场可编程门阵列 (FPGA)芯片温度的影响因素,提出一种三维 FPGA有限元仿真模型。首先,利用商业有限元软件构建基于硅通孔 (TSV)、微凸块、倒装焊共晶焊球、无源硅中介层、焊球阵列( BGA)焊球和印制电路板( PCB)的模型。然后,利用该模型从定性和定量的角度对不同 TSV数目及堆叠层数的三维 FPGA芯片进行温度分析。实验发现,底层芯片到顶层芯片的平均温度呈递增趋势,且各层芯片的平均温度随 TSV数目的减少和堆叠层数的增加而升高。实验结果与已发表文献中的结果一致,表明提出的仿真模型在分析芯片温度的影响参数方面的可行性。
三维现场可编程门阵列 有限元模型 硅通孔 堆叠层数 3-D Field Programmable Gate Array finite element model Through Silicon Via stacking layers 
太赫兹科学与电子信息学报
2017, 15(2): 302

关于本站 Cookie 的使用提示

中国光学期刊网使用基于 cookie 的技术来更好地为您提供各项服务,点击此处了解我们的隐私策略。 如您需继续使用本网站,请您授权我们使用本地 cookie 来保存部分信息。
全站搜索
您最值得信赖的光电行业旗舰网络服务平台!