1 中国工程物理研究院 a.电子工程研究所
2 b.微系统与太赫兹研究中心, 四川成都 610200
由于需要外部电源的接入, 传统芯片上的环形结构的物质波波导无法形成完全封闭的环形结构, 其产生的环形磁阱存在天然缺陷, 阻碍了对冷原子的有效操控。利用硅通孔(TSV)技术能够在垂直于原子芯片表面方向接入导线, 有望降低接入导线对环形磁阱的影响。本文通过有限元方法对基于 TSV技术的环形原子物质波波导进行仿真研究, 对导线加载电流时的磁场进行仿真分析, 并系统研究了 TSV横截面形状、通孔深度、通孔间隙等因素对环形导线所产生磁阱的影响。最终结合仿真结果, 设计一种在加工工艺上切实可行的基于 TSV结构的环形波导原子芯片。
环形物质波波导 原子芯片 磁阱 硅通孔 ring matter wave guide atom chip magnetic trap Through-Silicon Via 太赫兹科学与电子信息学报
2022, 20(5): 506
1 西安电子科技大学 微电子学院, 西安 710071
2 西安理工大学 自动化与信息工程学院, 西安 710048
基于硅通孔(TSV)技术, 提出了应用于三维集成电路的三维螺旋电感。在实际应用中, TSV电感存在电场、温度场和力场之间的相互耦合, 最终会影响TSV电感的实际电学性能。考虑P型和N型两种硅衬底材料, 采用COMSOL仿真软件, 对TSV电感进行多物理场耦合研究。结果表明, 在P型硅衬底情况下, 多物理场耦合的影响更大, TSV电感的电感值和品质因数的变化率可达14.13%和5.91%。
硅通孔 多物理场 三维集成电路 through-silicon via multi-physical field COMSOL COMSOL three dimensional IC
1 中国电子科技集团公司 第二十四研究所, 重庆 400060
2 模拟集成电路国家重点实验室, 重庆 400060
3 重庆西南集成电路设计有限责任公司, 重庆 400060
硅转接板是3D IC中实现高密度集成的关键模块,获取其技术参数对微系统的设计至关重要。以实际研制的一种2.5D硅转接板为研究对象,对大马士革铜布线(Cu-RDL)、硅通孔(TSV)关键电参数的测试结构与测试方法进行了研究,并对TSV电参数测试结构的寄生电容进行了分析。研究结果表明,研制的2.5D硅转接板中10 μm×80 μm TSV的单孔电阻为26 mΩ,1.7 μm厚度的Cu-RDL的方块电阻为9.4 mΩ/□,测试结果与理论计算值相吻合。本研究工作为2.5D/3D集成工艺的研发和建模提供了基础技术支撑。
2.5D硅转接板 铜再布线 硅通孔 电阻测试 3D集成电路 2.5D silicon interposer cooper redistribution layer through silicon via resistor measurement 3D IC
1 中北大学 仪器与电子学院, 太原 030051
2 中北大学 前沿交叉学科研究院, 太原 030051
3 中北大学 南通智能光机电研究院, 江苏 南通 226000
针对当前微机电系统(MEMS)发展对小型化封装的需求,设计了一种高可靠性、低成本、高深宽比的硅通孔(TSV)结构工艺流程。该工艺流程的核心是双面盲孔电镀,将TSV结构的金属填充分为正、反两次填充,最后获得了深度为155 μm、直径为41 μm的TSV结构。使用功率器件分析仪对TSV结构的电学性能进行了测试,使用X光检测机和扫描电子显微镜(SEM)分别观察了TSV结构内部的缺陷分布和填充情况。测试结果证明,TSV样品导电性能良好,电阻值约为1.79×10-3 Ω,孔内完全填充,没有空洞。该研究为实现MEMS的小型化封装提供了一种解决方法。
硅通孔 微机电系统封装 双面盲孔电镀 深反应离子刻蚀 through silicon via (TSV) micro-electromechanical system (MEMS) packaging double-sided blind via plating deep reactive ion etching (DRIE)
1 上海交通大学 1. 微米/纳米加工技术国家级重点实验室
2 2. 微纳电子学系, 上海 200240
针对MEMS器件背面引线的需求, 提出了一种基于玻璃通孔(TGV)加工方法的10.16cm(4inch)圆片衬底的制备工艺流程。首先深硅刻蚀导电硅片, 然后将硅片和玻璃片阳极键合, 随后将键合后的玻璃-硅圆片经高温加热, 使玻璃填充至硅片中, 再依次研磨抛光玻璃-硅圆片的正面玻璃和背面硅, 直至硅与嵌入玻璃在同一平面, 最后得到了厚度为258μm的4inch圆片衬底, 其轮廓算术平均偏差、轮廓最大高度、微观不平度十点高度的平均值分别为13, 71和49nm。此外, 测得圆片中硅导通柱电阻率为0.023Ω·cm。
阳极键合 表面粗糙度 硅导通柱 TGV TGV anode bonding surface roughness silicon via
1 贵州大学大数据与信息工程学院, 贵阳 550025
2 贵州省微纳电子与软件技术重点实验室, 贵阳 550025
3 半导体功率器件可靠性教育部工程研究中心, 贵阳 550025
硅通孔(TSV)在三维集成系统中扮演着非常重要的角色。BOSCH刻蚀技术是当前主流的硅通孔刻蚀方法, 因为刻蚀和钝化交替进行, 这种干法刻蚀工艺不可避免地会在硅通孔的内部形成扇贝纹, 其尺度一般在几十纳米到几百纳米不等。扇贝纹会导致后续填充的各层材料以及它们之间的界面不平滑, 从而严重影响TSV的性能以及三维集成系统的可靠性。高温热氧化时, 较高氧气流量可确保硅通孔内部氧气浓度基本均匀, 扇贝纹凸起处的二氧化硅生长速率相对较快。交替循环进行高温热氧化和腐蚀二氧化硅, 可有效削减硅通孔内壁的扇贝纹。对深宽比为8∶1的硅通孔, 经过四次高温热氧化(每次氧化的工艺条件为: 1 150 ℃、湿氧氧化10 min)和四次腐蚀二氧化硅后, 内壁的扇贝纹起伏最大值从最初的400 nm降到了90 nm。实验结果表明该方法削减扇贝纹的效果十分明显。
扇贝纹 硅通孔 BOSCH刻蚀技术 高温热氧化 三维集成 scallop pattern through silicon via BOSCH etching technology high temperature thermal oxidation three-dimensional integration
1 中国科学院 电子学研究所,北京 100190
2 中国科学院大学,北京 100190
为探索三维现场可编程门阵列 (FPGA)芯片温度的影响因素,提出一种三维 FPGA有限元仿真模型。首先,利用商业有限元软件构建基于硅通孔 (TSV)、微凸块、倒装焊共晶焊球、无源硅中介层、焊球阵列( BGA)焊球和印制电路板( PCB)的模型。然后,利用该模型从定性和定量的角度对不同 TSV数目及堆叠层数的三维 FPGA芯片进行温度分析。实验发现,底层芯片到顶层芯片的平均温度呈递增趋势,且各层芯片的平均温度随 TSV数目的减少和堆叠层数的增加而升高。实验结果与已发表文献中的结果一致,表明提出的仿真模型在分析芯片温度的影响参数方面的可行性。
三维现场可编程门阵列 有限元模型 硅通孔 堆叠层数 3-D Field Programmable Gate Array finite element model Through Silicon Via stacking layers 太赫兹科学与电子信息学报
2017, 15(2): 302