Flash存算阵列在工作模式下需要用到不同内部驱动电压, 因此基于当前各类Dickson型电荷泵, 设计了一种针对Flash存算阵列的可调电荷泵。采用一种新型输出级的交叉耦合设计, 解决了传统电荷泵最后一级阈值电压导致的低泵送效率的问题, 并通过辅助MOS管增强了传统电荷泵中体源二极管对反向漏电流的抑制能力。55 nm CMOS工艺下的仿真结果表明, 与改进前的电荷泵相比, 在电源电压1.8 V和300 μA的工作电流下, 中间级反向漏电流减少了17.5%, 输出级反向漏电流减少了73.1%。无反馈调节时, 主电荷泵最高输出电压为9.56 V, 电压效率达88.51%。PFM可调制模式下, 可重构电荷泵能实现输出电压切换。

在无人机3D地形测绘中, 作为核心模块的时间数字转换器(TDC)需要具有远距离测量能力和高测量分辨率。基于对测距系统的长续航、公里级测距能力和厘米级测量精度的综合考量, 文章设计了一种用于TDC的低功耗多相位时钟生成电路。采用了伪差分环形压控振荡器, 通过优化交叉耦合结构, 在保证低功耗的前提下, 提升了信号边缘的斜率, 增强了时钟的抖动性能和对电源噪声的抑制能力。在电荷泵设计中, 通过对环路带宽的考量选取了极低的偏置电流, 在进一步降低功耗的同时缩小了环路滤波器的面积。基于SMIC 180 nm CMOS工艺完成了对多相时钟生成电路的设计。仿真结果表明, 在400 MHz的输出频率下, 环路带宽稳定在1 MHz。该电路在不同工艺角下均能达到较快的锁定速度, 相位噪声为-88 dBc@1 MHz, 功耗为1 mW, 均方根抖动为27 ps, 满足厘米级测距的精度需求。

设计了一种基于异步时序的两级Pipelined-SAR模数转换器。为实现时序灵活配置, 采用一种基于边沿检测的自同步环路来产生频率和相位均可变的内部时钟; 为降低整个ADC静态功耗, 可调节延迟单元用于合理分配子ADC和增益级的工作时间; 三级电荷泵用于设计增益级, 从而降低设计难度并进一步降低功耗。最终, 该14 bit异步时序ADC在018 μm CMOS工艺下设计并仿真。后仿真结果表明, 在采样速率为10 kS/s时, 该ADC的SNDR为835 dB, 功耗为239 μW, FoMs值为1767 dB。

针对传统四相时钟发生电路产生的时钟波形信号易发生交叠、驱动电荷泵易发生漏电等问题, 提出了一种占空比可调四相时钟发生电路。电路在每两相可能出现交叠的时钟信号之间都增加了延时单元模块, 通过控制延时时间对输出时钟信号的占空比进行调节, 避免了时钟相位的交叠。对延时单元进行了改进, 在外接偏置电压条件下, 实现了延时可控。基于55 nm CMOS工艺的仿真结果表明, 在10~50 MHz时钟输入频率范围内, 该四相时钟发生电路可以稳定输出四相不交叠时钟信号, 并能在12 V电压下驱动十级电荷泵高效泵入112 V。流片测试结果表明, 该四相时钟发生电路能够产生不相交叠的四相时钟波形, 时钟输出相位满足电荷泵驱动需求。

基于110 nm CMOS工艺设计了一种应用于HDMI接收端电路的宽频带低抖动锁相环。采用一种改进型双环结构电荷泵，在25～250 MHz的宽输入频率范围内实现了快速锁定。通过高相噪性能的伪差分环形振荡器产生了调谐范围为125 MHz～1.25 GHz的时钟信号。仿真实验结果表明，该锁相环的锁定时间小于1.2 μs，在振荡器工作频率为0.8 GHz时，其相位噪声为-100.0 dBc/Hz @1 MHz，输出时钟峰峰值抖动为4.49 ps。

基于350 nm 2-poly 3-metal EEPROM工艺，设计了一种应用于低频无源RFID的低成本2 kbit EEPROM存储器。在保证存储容量能满足大多数使用场景的情况下，通过优化Dickson电荷泵和读出电路的结构，实现电路版图面积的最小化，从而对整体电路实现低成本设计。优化后的Dickson电荷泵能实现10 μs内从3.3 V到16 V的稳定升压，且功耗为334 μW；读出电路基于检测NCG器件阈值电压的方式实现存储逻辑值的判别，该方法不需要能提供高精度电流的基准电路和具有高增益的灵敏放大器，有效降低了整体电路的面积。低成本2 kbit EEPROM的工作电压为3.3 V，能实现32位并行输入和1位串行输出，芯片总面积仅为0.14 mm2，有效降低了低频无源RFID设计复杂度和制造成本。

设计了一种带自适应电荷泵的超低功耗快速瞬态响应NMOS LDO，电路主要包含误差放大器、缓冲器、功率级、动态零点模块以及自适应电荷泵模块。该自适应电荷泵能够根据负载电流的大小调节工作频率，在兼顾大负载条件下功率管栅极需求的同时，保证了轻载下超低功耗的需求。同时为了满足电路中快速瞬态响应的需要，加入了动态电流电路。电路基于0.18 μm BCD工艺设计，其工作电压范围为2.5~3.6 V，输出电压为1.2 V，负载范围为10 μA~20 mA，工作的温度范围为-40~125 ℃。仿真结果显示，所设计的LDO供电电压调整率可达到1.123 mV/V，重载跳轻载时的恢复时间和轻载跳重载时的恢复时间分别为260 μs和5 μs，而静态电流最小仅为0.291 μA。

为满足不同速率的串行收发数据采样需求，基于可重构电荷泵阵列设计了一种低抖动宽带锁相环时钟。根据锁相环倍频系数，自适应匹配电荷泵阵列输出电流，实现了较宽频率变换的低抖动输出时钟。锁相环时钟采用40 nm CMOS工艺设计，面积为367.227*569.344 μm2。测试结果表明，锁相环调谐范围为1~4 GHz，输出时钟均方根抖动为3.01 ps@1.25 GHz和3.98 ps@4 GHz，峰峰值抖动小于0.1UI。

基于SMIC 180 nm/1.8 V CMOS工艺,设计了一种高速、低功耗且具有输入选频和多水平调频输出范围的L频段电荷泵锁相环。输入端附加了四选一数据选择器,实现多频点信号的选频追踪,输出端设计了一种由新型P、S架构计数器构建的可编程双模分频器,实现高精度分频和连续位数的可编程输出。实验结果表明,锁相环最终锁定输出频率为1.1 GHz,从启动至稳频输出的锁定时间仅为1.5 μs,整体电路功耗低至1.2 mW,同时可有效实现频率范围73 MHz至500 MHz的2~15位连续的可编程输出分频。完成锁相环电路的后端设计并提交流片,最终版图面积仅为0.027 mm2。所提出的L频段锁相环可有效用于卫星降频信号接收、光信号调制和数字音频广播(T-DAB)等无线信号通信和处理系统。

为了提高光伏电池的收集效率和环境适应性,提出了一种带有MPPT功能的高效率光伏电池升压转换器芯片。该电路系统包括新型四相高效电荷泵模块、扰动观察法MPPT控制电路模块、反馈控制模块、纳安级电流基准、检测电路模块等。该芯片采用0.35 μm BCD工艺设计、仿真并流片。芯片尺寸为3.15 mm×2.43 mm。测试结果表明,当光伏电池输出电压大于0.5 V时,升压转换器芯片输出电压提升到3Vin,电压转换效率可达99.4%。MPPT算法使输出功率提升8.53%。当输出负载电流为297 μA时,最宽输出PCE达到85.1%。该芯片实现了高效升压光伏电池输出电压的目标。