针对压控振荡器(VCO)阵列注入锁定电路复杂和规模受限问题，提出一种 S波段 VCO阵列级联的新方法。通过在多个 VCO之间加入耦合网络，将传统的单级注入改进为级联注入锁定，并通过网络级联方式实现级联级数的扩展。各级 VCO之间通过耦合网络实现级联，首级 VCO通过信号源参考信号进行锁定，次级 VCO耦合前级 VCO射频输出端信号进行锁定，每级均通过 VCO电压调谐端进行注入。注入信号可锁定 VCO输出频率，改善每级 VCO输出相位噪声。通过级间耦合的形式，实现了一个微波源锁定多个 VCO的输出。设计加工了 2种级联注入 VCO阵列， VCO的输出频率与注入信号频率相同，各级 VCO相噪保持一致，当源相噪为-107.28 dBc/Hz时，各级 VCO的输出相噪保持一致，为 -105 dBc/Hz。该注入锁定方式电路简洁且成本低，未来有望应用在相控阵中。

在无人机3D地形测绘中, 作为核心模块的时间数字转换器(TDC)需要具有远距离测量能力和高测量分辨率。基于对测距系统的长续航、公里级测距能力和厘米级测量精度的综合考量, 文章设计了一种用于TDC的低功耗多相位时钟生成电路。采用了伪差分环形压控振荡器, 通过优化交叉耦合结构, 在保证低功耗的前提下, 提升了信号边缘的斜率, 增强了时钟的抖动性能和对电源噪声的抑制能力。在电荷泵设计中, 通过对环路带宽的考量选取了极低的偏置电流, 在进一步降低功耗的同时缩小了环路滤波器的面积。基于SMIC 180 nm CMOS工艺完成了对多相时钟生成电路的设计。仿真结果表明, 在400 MHz的输出频率下, 环路带宽稳定在1 MHz。该电路在不同工艺角下均能达到较快的锁定速度, 相位噪声为-88 dBc@1 MHz, 功耗为1 mW, 均方根抖动为27 ps, 满足厘米级测距的精度需求。

采用65 nm CMOS工艺,设计了一种宽带低相噪低杂散的Σ-Δ小数分频频率综合器。该频率综合器采用3个压控振荡器以及可编程分频链路实现宽带输出,每个压控振荡器采用自适应衬底偏置技术以减小PVT变化的影响。可编程分频器采用重定时单元同步输出,降低了分频器的相位噪声。自动频率校准模块采用一个可对压控振荡器直接计数的结构,缩短了频率锁定时间。Σ-Δ调制器中采用了陷波滤波结构,降低了高频量化噪声。后仿真结果表明,1.2 V电源电压下,该频率综合器可输出正交信号的频率范围为0.2~6 GHz,输出频率为3.762 5 GHz时,相位噪声为-113.59 dBc/Hz @1 MHz,参考杂散为-59.3 dBc,功耗为91 mW。

基于TSMC 28 nm CMOS工艺设计了一个伪差分结构的低压低功耗CMOS环形振荡器。电路包括偏置电路、环形振荡器和输出缓冲器。伪差分环形振荡器有五级延迟单元, 延迟单元采用Maneatis对称负载。在Cadence Spectre上进行前仿真。结果表明, VCO工作在0.9 V电源电压下时, 其频率调谐范围为0.65 GHz~4.12 GHz。在3.6 GHz以下频率范围内具有很好的调谐线性度。中心频率约为2.3 GHz时, 其相位噪声为-79.06 dBc/Hz@1 MHz。输出缓冲电路能够实现轨对轨的输出摆幅, 输出占空比可优化至50%。环形振荡器的功耗约为5.7 mW。

提出了一种采用响应曲面(RSM)协同优化压控振荡器(VCO)的功耗、相位噪声的方法。以差分耦合LC-VCO电路为实验设计对象,在电路结构上增加级联交叉耦合负阻管结合外部电流镜偏置,改进了相位噪声和功耗性能。在此基础上,建立VCO性能的响应曲面模型,优化并选取最佳电路设计参数的组合,获取最佳性能。基于TSMC CMOS 65 nm、1.8 V RF工艺的实验结果表明,优化后的VCO各项性能指标均显著提升。该VCO的调谐范围达2.377 GHz~2.583 GHz,即206 MHz,相位噪声为-113.44 dBc/Hz@1 MHz,功耗低至0.66 mW,FoM值达184.27 dBc/Hz。该LS频段VCO适用于WiFi、物联网等无线通信中射频收发集成电路。

该文提出了一种频率为2.4 GHz的低功耗低相位噪声的改进型电容电感型压控振荡器(LC-VCO)。采用有源金属氧化物半导体(MOS)晶体管取代电阻和电容以优化电路结构, 有效减小版图面积和功耗, 同时抑制无源器件引起电路精度的恶化, 提升VCO综合性能。基于TSMC 65 nm/1.8 V CMOS工艺进行电路设计和仿真, 结合理论建模和小信号等效电路分析, 调试关键MOS器件参数。结果表明, 改进后的VCO的调谐范围从2.365~2.506 GHz, 调谐带宽为141 MHz, -127.272 dBc/Hz@1 MHz的相位噪声, 1.8 V电源电压下功耗低至1.323 mW, 综合优值高达-193.84 dBc·Hz-1, 优于多数同频段同类型的压控振荡器。

成功实现了一款具有高输出功率和宽频率调谐范围的基波压控振荡器.其制作工艺为0.8 μm InP DHBT工艺, 晶体管的最大fT和fmax分别为170和250 GHz.电路核心部分采用了为高频应用改进的平衡式考毕兹拓扑, 在后面添加一级缓冲放大器来抑制负载牵引效应, 并提升了输出功率.DHBT的反偏CB结作为变容二极管来实现频率调谐.芯片测试结果表明, 压控振荡器的频率调谐范围为81~97.3 GHz, 相对带宽为183%.在调谐频率范围内最大输出功率为10.2 dBm, 输出功率起伏在3.5 dB以内.在该压控振荡器的最大调谐频率97.3 GHz处相位噪声为-88 dBc/Hz @1MHz.

随着CMOS图像传感器(CIS)向片上系统化、高度集成化方向发展, 片内锁相环(PLL)成为系统不可或缺的片上时钟模块, 而高速高集成的CIS对PLL的高频时钟输出能力提出了新的挑战。介绍了一种基于0.13μm CIS工艺设计的电荷泵PLL模块, 该模块工作于1.5V电压, 利于控制功耗; 具备压控振荡器(VCO)电流自偏置和自校准技术, 可提供最高频率为480MHz的输出信号和更好的噪声性能; 多种输入输出倍频可选功能使其能够满足多样化的片上时钟生成需求, 提高可复用性。仿真结果表明, 当实现12倍频且输出频率为480MHz时, 该PLL模块输出信号的均方根周期抖动为837fs, 功耗为2.817mW, 满足高速CIS对时钟速度的需求, 同时保证了输出时钟的低噪声和模块本身的低功耗。

介绍了一种采用新颖谐振器的低相位噪声窄带压控振荡器 (VCO)的设计方法。该谐振器采用源与负载横向交叉耦合结构, 形成一个传输零点, 提高了谐振器的 Q值。该谐振器通过弱耦合与变容二极管连接, 从而实现电压控制滤波器通带中心频率调谐。利用该谐振器设计了一个窄带 VCO, 并在先进设计系统 (ADS)软件里仿真验证。该 VCO中心频率 6.15 GHz, 在调谐电压从 0到 15 V的范围内调谐带宽 60 MHz, 相位噪声在整个调谐范围内优于-132 dBc/Hz@1MHz, 输出功率为 8.4 dBm, 功率平坦度 ±0.1 dBm。

芯片级原子钟主要包括射频模块、物理封装模块以及其他的外围控制模块。射频模块的设计关系到芯片级原子钟的短期稳定度, 所以射频模块在芯片级原子钟的设计时是非常重要的一部分。本文利用数字锁相环技术实现频率为4.596 GHz的射频源, 射频源由三部分组成, 包括小数分频频率综合器、压控振荡器和环路滤波器。数字锁相环具有相位噪声低, 频谱稳定度高等特点。此外, 由于小数分频频率综合器是可编程的, 可以通过配置N分频器与R分频器实现输出频率的快速扫描。与此同时, 根据相关公式, 可以计算出三阶无源环路滤波器的近似参数值, 所设计的环路滤波器具有300 kHz的环路带宽以及55°的相位裕度。最后, 整个基于数字锁相环技术实现的射频源通过仿真、硬件实现以及测试。测试结果显示, 射频源的相位噪声为-74.02 dBc/Hz@300 Hz, 符合芯片级原子钟射频源的设计要求。