重庆邮电大学 光电工程学院/国际半导体学院, 重庆 400065
为了解决高分辨率逐次逼近模数转换器(SAR ADC)中,电容式数模转换器(DAC)的电容失配导致精度下降的问题,提出了一种电容失配自测量方法,以及一种可适用于各种差分电容DAC设计的低复杂度的前台数字校准方法。该方法利用自身电容阵列及比较器完成位电容失配测量,基于电容失配的转换曲线分析,对每一位输出的权重进行修正,得到实际DAC电容大小对应的正确权重,完成数字校准。数模混合电路仿真结果表明,引入电容失配的16位SAR ADC,经该方法校准后,有效位数由10.74 bit提高到15.38 bit。
逐次逼近模数转换器 数字校准 电容失配 SAR ADC digital calibration capacitor mismatch
重庆邮电大学 光电学院/国际半导体学院， 重庆 400065
采用0.35 μm CMOS工艺，设计了一种用于CdZnTe探测器的16通道高速前端读出电路。整体电路由16个模拟通道、偏置模块和逻辑控制模块组成，每个通道包括电荷敏感放大器、漏电流补偿电路、成形器、基线保持电路、峰值检测保持电路和时间甄别器。分析了高入射频率下主要电路模块的性能及通道的读出时序。仿真结果表明，本前端读出电路的输入能量范围为29~430 keV@1~15 fC，每个通道功耗小于1.8 mW，等效噪声电荷为87.6e-，最大能补偿的漏电流为50 nA，达峰时间为150 ns，通道增益为50 mV/fC，非线性小于1%，最高注入频率为500 kHz。
前端读出电路 CdZnTe探测器 高速 单光子发射计算机断层成像 front-end readout circuit CdZnTe detector high speed SPECT
1 重庆邮电大学 光电工程学院/国际半导体学院, 重庆 400065
2 中国科学院 微电子研究所 集成电路先导工艺研发中心, 北京 100029
基于65 nm CMOS工艺, 设计了一种高速低功耗二分搜索算法(Binary-Search)模数转换器(ADC)。与传统Binary-Search结构相比, 该ADC的比较器采用两级动态前置放大器和一级动态闩锁器组合构成, 减小了静态电流, 得到极低的功耗; 失调电压降低到不会引起判决误差, 省去了外接的数字校准模块。因此, 芯片面积减小, 避免了校准模块拖慢比较器的工作速度。后仿结果表明, 当采样频率为1 GHz时, 该Binary-Search ADC的有效位达4.59 bit, 功耗仅1.57 mW。
模数转换器 二分搜索算法 全动态结构 ADC binary-search algorithm fully dynamic
重庆邮电大学 光电工程学院/国际半导体学院, 重庆 400065
基于65 nm CMOS工艺设计了一种可用于脉冲神经网络系统的低功耗、高能效、结构紧凑的突触电路。突触电路采用开关电容电路结构, 直接接收来自神经元电路的脉冲信号, 根据脉冲时间依赖可塑性(STDP)学习规则调节突触权重, 并实现了权重学习窗口的非对称性调节, 使突触电路可以适应不同情况。仿真结果表明, 突触电路耗能约为0.4 pJ/spike。
突触 脉冲神经网络 synapse CMOS CMOS STDP STDP spiking neural network
