中国电子科技集团公司第二十四研究所, 重庆 400060
为满足航天电子系统对高速高精度16位A/D转换器的需求, 设计了一种流水线型16位80 MSPS A/D转换器, 内核采用“3+4+3+3+3+3+3”七级流水线, 前端缓冲器用于减小第一级MDAC采样网络回踢信号对A/D转换器线性度的影响。采用环栅器件、N+/P+双环版图等设计加固技术。A/D转换器采用018 μm CMOS工艺, 工作电源电压为33 V和18 V, 在时钟输入频率为80 MHz和模拟输入频率为361 MHz时, ADC的功耗≤11 W、信噪比SNR≥738 dB、无杂散动态范围SFDR≥88 dBFS。电离总剂量150 krad(Si)辐照后, ADC的信噪比SNR变化量≤03 dB、无杂散动态范围SFDR变化量≤1 dB; Bi离子辐照下ADC的电流增加≤4 mA。
模数转换器 流水线 缓冲器 信噪比 无杂散动态范围 总剂量 单粒子锁定 analog to digital converter pipelined buffer signal-to-noise ratio spurious free dynamic range total ionizing dose single-event latch up
1 重庆电子工程职业学院, 重庆 401331
2 模拟集成电路国家级重点实验室, 重庆 400060
设计了一种基于异步时序的两级Pipelined-SAR模数转换器。为实现时序灵活配置, 采用一种基于边沿检测的自同步环路来产生频率和相位均可变的内部时钟; 为降低整个ADC静态功耗, 可调节延迟单元用于合理分配子ADC和增益级的工作时间; 三级电荷泵用于设计增益级, 从而降低设计难度并进一步降低功耗。最终, 该14 bit异步时序ADC在018 μm CMOS工艺下设计并仿真。后仿真结果表明, 在采样速率为10 kS/s时, 该ADC的SNDR为835 dB, 功耗为239 μW, FoMs值为1767 dB。
异步时序 流水线SAR-ADC 电荷泵 边沿检测 asynchronous clocking pipelined SAR-ADC charge pump edge detector
1 中国电子科技集团公司 信息科学研究院, 北京 100086
2 北京理工大学 集成电路与电子学院, 北京 100081
基于180 nm CMOS工艺,设计了一种无残差放大的10位100 MS/s流水线与逐次逼近混合型ADC。采用两级流水线-逐次逼近混合型结构,第一级完成4位粗量化转换,第二级完成6位细量化转换。为了降低整体电路功耗,采用单调式电容控制切换方式,两级之间残差电压采用采样开关电荷共享方式实现。采用异步时序控制逻辑,进一步提升了能量利用率和转换速度。后仿真结果表明,在100 MS/s奈奎斯特采样率下,有效位数为9.39 bit,信噪失真比为58.34 dB,1.8 V电源电压下整体功耗为5.9 mW。
流水线与逐次逼近混合型ADC 电荷重分配 单调式开关切换 pipeline-SAR hybrid ADC charge sharing monotonic switching
中国电子科技集团公司 第二十四研究所, 重庆 400060
分析了流水线A/D转换器采样电容与反馈电容之间的增益失配,探究了运放有限增益与流水线残差输出及A/D转换器输出的关系,建立了精确的系统模型。通过建立14位流水线A/D转换器Verilog-A的行为级模型,在数字域对流水线A/D转换器输出数字码进行分段平移。在第一级级间增益误差达到±0.012 5时,校正前信噪比仅为62 dB,校正后信噪比提升到85 dB。提出的校正方法可有效补偿由流水线级间增益导致的数字输出不连续和线性度下降。
流水线A/D转换器 增益失配 运放有限增益 流水线级间增益误差 pipelined A/D converter gain mismatch amplifier finite gain gain error between pipeline stages
1 电子科技大学 电子科学与工程学院, 成都 610054
2 重庆吉芯科技有限公司, 重庆 401332
基于0.18 μm CMOS工艺设计与实现了一种14位85 MS/s流水线型模数转换器(ADC)。采用多种低功耗设计技术来降低系统功耗和面积,包括无采样保持电路前端和运算放大器共享等技术。在无数字校准的条件下,在3.3 V电源电压、85 MHz的时钟频率和70 MHz正弦输入信号频率下,达到了67.9 dBFS的信噪比(SNR)以及82.2 dBFS的无杂散动态范围(SFDR)。该ADC功耗为322 mW,面积为0.6 mm2,适合用于需求低功耗ADC的通信系统中。
模数转换器 流水线 信噪比 无杂散动态范围 ADC pipelined SNR SFDR
中国电子科技集团公司 第五十八研究所, 江苏 无锡 214035
针对MDAC中采样电容失配会降低ADC输出非线性性能的问题,提出了一种流水线ADC的前台数字校准技术。该前台数字校准技术利用ADC输出积分非线性的相对偏差提取误差,利用简单的多路选择运算单元进行误差补偿。在此基础上,采用Verilog HDL实现了RTL级描述并成功流片。仿真和测试结果表明,该校准算法能够提升ADC输出性能。
流水线ADC 采样电容失配 前台数字校准 pipelined ADC MDAC MDAC sampling capacitance mismatch foreground digital calibration
1 中国电子科技集团公司 第二十四研究所, 重庆 400060
2 模拟集成电路国家级重点实验室, 重庆 400060
采用0.18 μm CMOS工艺设计了一种四通道16位250 MS/s A/D转换器(ADC)。该转换器采用时间交织与流水线结合的结构,内部包含基准、时钟和数字校准等单元。芯片测试结果表明,开启数字校准后,动态指标SNR、SFDR分别达到73 dBFS和90 dBFS,通道功耗为0.25 W,优值(FoM)为0.25 pJ/(conv·step)。
四通道 A/D转换器 流水线 时间交织 4-channel A/D converter pipelined time-interleaving
1 电子科技大学 电子科学与工程学院, 成都 610054
2 重庆吉芯科技有限公司, 重庆401332
3 中国科学院 兰州近代物理研究所, 兰州 730099
4 北京原子能研究院, 北京 102413
设计并实现了一种抗辐射低功耗流水线型8位ADC。对流水线型结构的分辨率影响进行分析, 确定了最优的级间分辨率和流水线结构。采用多种电路的结构设计, 降低了电路功耗。为达到抗辐射指标, 对电路进行了抗辐射加固设计。测试结果表明, 在3 V电源电压、100 MHz时钟输入频率、701 MHz模拟输入频率的条件下, 该ADC的SFDR为596 dBc, 稳态总剂量能力为 2 500 Gy(Si), 单粒子闩锁阈值为75 MeV·cm2/mg, 功耗为69 mW。该ADC采用0.35 μm CMOS工艺制作, 面积为0.75 mm2。该ADC适用于空间环境的通信系统。
模数转换器 流水线 低功耗 抗辐射 ADC pipelined low power radiation hardened
中山大学 电子与信息工程学院, 广州 510006
设计了一种应用于脉冲式激光雷达系统中基于模拟存储原理的模数转换器(ADC)芯片。介绍了ADC在激光雷达中的功能原理, 设计搭建了高速时序控制电路和模拟存储阵列, 并配合设计了低速流水线ADC内核电路和附属的PLL模块。仿真结果表明, 该模拟存储ADC电路在激光雷达的具体应用中, 可用25 MHz的低速ADC达到1.6 GHz ADC的等效功能。
激光雷达 高速模拟存储 时序控制 流水线ADC LiDAR high speed analog storage sequence control pipelined ADC
