1 模拟集成电路国家级重点实验室, 重庆 400060
2 中国电子科技集团公司 第二十四研究所, 重庆 400060
3 模拟集成电路国家级重点实验室, 重庆 4000601
基于4级级联折叠插值架构,提出了一种12位ADC。电路采用0.18 μm SiGe BiCMOS工艺设计。单核达到1.5 GS/s的转换速度,接口输出为2-lane LVDS,延迟时间小于7 ns。前端采样保持电路和折叠插值量化器采用纯双极设计,在不修调的情况下可达到12位量化精度。最后，给出版图设计要点和测试结果。
模数转换器 折叠插值 低延迟 A/D converter folding and interpolation low latency
中国电子科技集团公司 第二十四研究所, 重庆 400060
分析了流水线A/D转换器采样电容与反馈电容之间的增益失配,探究了运放有限增益与流水线残差输出及A/D转换器输出的关系,建立了精确的系统模型。通过建立14位流水线A/D转换器Verilog-A的行为级模型,在数字域对流水线A/D转换器输出数字码进行分段平移。在第一级级间增益误差达到±0.012 5时,校正前信噪比仅为62 dB,校正后信噪比提升到85 dB。提出的校正方法可有效补偿由流水线级间增益导致的数字输出不连续和线性度下降。
流水线A/D转换器 增益失配 运放有限增益 流水线级间增益误差 pipelined A/D converter gain mismatch amplifier finite gain gain error between pipeline stages
1 电子科技大学 电子科学与工程学院, 成都 610054
2 重庆吉芯科技有限公司, 重庆 401332
基于0.18 μm CMOS工艺设计与实现了一种14位85 MS/s流水线型模数转换器(ADC)。采用多种低功耗设计技术来降低系统功耗和面积,包括无采样保持电路前端和运算放大器共享等技术。在无数字校准的条件下,在3.3 V电源电压、85 MHz的时钟频率和70 MHz正弦输入信号频率下,达到了67.9 dBFS的信噪比(SNR)以及82.2 dBFS的无杂散动态范围(SFDR)。该ADC功耗为322 mW,面积为0.6 mm2,适合用于需求低功耗ADC的通信系统中。
模数转换器 流水线 信噪比 无杂散动态范围 ADC pipelined SNR SFDR
中国电子科技集团公司 第二十四研究所, 重庆 400060
设计了一种14位乘法型D/A转换器。采用高3位温度计编码、低11位二进制编码的分段电流模R-2R电阻网络结构,规避了高分辨率二进制电流模R-2R电阻网络开关尺寸大、版图匹配难度大的缺点。基于混合信号CMOS工艺进行了流片,实测DNL在±0.5 LSB以内,INL在±0.8 LSB以内。该D/A转换器适用于工业控制、仪器仪表等领域。
乘法型D/A转换器 电流模R-2R电阻网络 薄膜电阻 激光修调 multiplying D/A converter current-mode R-2R resistance network thin-film resistor laser trim
1 中国电子科技集团公司 第二十四研究所, 重庆 400060
2 模拟集成电路国家级重点实验室, 重庆 400060
采用0.18 μm CMOS工艺设计了一种四通道16位250 MS/s A/D转换器(ADC)。该转换器采用时间交织与流水线结合的结构,内部包含基准、时钟和数字校准等单元。芯片测试结果表明,开启数字校准后,动态指标SNR、SFDR分别达到73 dBFS和90 dBFS,通道功耗为0.25 W,优值(FoM)为0.25 pJ/(conv·step)。
四通道 A/D转换器 流水线 时间交织 4-channel A/D converter pipelined time-interleaving
1 电子科技大学 电子科学与工程学院, 成都 610054
2 重庆吉芯科技有限公司, 重庆401332
3 中国科学院 兰州近代物理研究所, 兰州 730099
4 北京原子能研究院, 北京 102413
设计并实现了一种抗辐射低功耗流水线型8位ADC。对流水线型结构的分辨率影响进行分析, 确定了最优的级间分辨率和流水线结构。采用多种电路的结构设计, 降低了电路功耗。为达到抗辐射指标, 对电路进行了抗辐射加固设计。测试结果表明, 在3 V电源电压、100 MHz时钟输入频率、701 MHz模拟输入频率的条件下, 该ADC的SFDR为596 dBc, 稳态总剂量能力为 2 500 Gy(Si), 单粒子闩锁阈值为75 MeV·cm2/mg, 功耗为69 mW。该ADC采用0.35 μm CMOS工艺制作, 面积为0.75 mm2。该ADC适用于空间环境的通信系统。
模数转换器 流水线 低功耗 抗辐射 ADC pipelined low power radiation hardened
1 中国电子科技集团公司 第二十四研究所, 重庆 400060
2 模拟集成电路国家级重点实验室, 重庆 400060
设计了一种离散时间型24位Σ- A/D转换器。该A/D转换器基于级联噪声整形(MASH)结构设计, 整个转换器由前置可编程增益放大器、级联调制器和数字抽取滤波器等模块组成。该A/D转换器采用标准018 μm CMOS工艺实现, 版图总面积为6 mm2。测试结果表明, 在16 kS/s输出数据速率下, 该A/D转换器的信噪比为106 dB, 无杂散动态范围为110 dB, 功耗仅为20 mW。
Σ- A/D转换器 Σ-调制器 级联MASH 噪声整形 双采样 Σ- A/D converter Σ- modulator cascade MASH noise shaping double-sampling
介绍了多晶硅电阻非线性度对信号链整体电路性能的影响, 分析了多晶硅电阻非线性产生的原因。提出了衬底电位补偿和组合多晶补偿两种非线性补偿设计方法。采用仿真和测试, 对比了未经补偿、新补偿方法的12位D/A转换器的性能。结果表明, 经过多晶硅电阻补偿和非线性补偿后的D/A转换器达到了更优的线性度。
多晶硅电阻 非线性补偿 自热效应 D/A转换器 polysilicon resistor nonlinear compensation self-heating effect D/A converter
1 重庆邮电大学 光电工程学院, 重庆 400065
2 模拟集成电路国家重点实验室, 重庆 400060
研究并设计了一种基于差分编码技术的12.5 Gbit/s高速SerDes发射机。该电路由并串转换模块、去加重控制模块和驱动模块组成。驱动模块采用电流模逻辑异或门结构, 动态负载的加入可以在降低功耗的同时实现与传输线的阻抗匹配。首次提出在并串转换模块中加入差分编码电路的解决方案, 以保证原码输出, 从而使数据在发射机内完成差分编解码的过程。后仿真结果表明, 发射机数据传输速度达到12.5 Gbit/s。此时发射机整体功耗为39 mW, 输出总抖动为0.05 UI, 远小于JESD204B标准所要求的0.3 UI。
差分编码 高速SerDes 电流模逻辑异或门 动态负载 differential encoding high speed SerDes current mode logic XOR gate dynamic load
中国电子科技集团公司 第二十四研究所， 重庆 400060
多晶硅熔丝是一种单次可编程(OTP)的非易失存储单元，常用于集成电路的修调，确保电路在PVT下性能稳定。对传统熔丝修调电路进行了改进，设计了一种常规修调电压下高可靠的硅化物多晶熔丝修调电路。该电路具有功耗低、易扩展和复用性强等优点。基于0.25 μm CMOS工艺流片测试，该电路在3.3 V电压下实现了14位DAC高31位温度计码恒流源的修调。
熔丝修调 硅化物多晶硅 匹配设计 fuse trimming silicided polysilicon matching design
